拓撲與工作表
xDC_NAMEx 資料中心連接至雲端清洗中心的設定。
flowchart LR
INET["Internet<br/>Inbound Traffic"]
subgraph XC["F5 Distributed Cloud"]
C1["xCENTER_1x Scrubbing<br/>xXC_C1_OUTER_V4x"]
C2["xCENTER_2x Scrubbing<br/>xXC_C2_OUTER_V4x"]
end
subgraph DC["xDC_NAMEx Data Center"]
BIGIPA["BIG-IP-A<br/>xBIGIP_A_OUTER_V4x"]
BIGIPB["BIG-IP-B<br/>xBIGIP_B_OUTER_V4x"]
NET["DDoS-Protected Network<br/>xPROTECTED_PREFIX_V4x<br/>xPROTECTED_PREFIX_V6x<br/><i>Your public IP block</i>"]
end
INET --> C1
INET --> C2
C1 -- "GRE C1-T1" --> BIGIPA
C2 -- "GRE C2-T1" --> BIGIPA
C1 -- "GRE C1-T2" --> BIGIPB
C2 -- "GRE C2-T2" --> BIGIPB
BIGIPA --> NET
BIGIPB --> NET
style NET fill:#e8f5e9,stroke:#2e7d32,stroke-width:2px在建立隧道設定時，請參考以下 XC 與 BIG-IP 工作表。
隧道 C1-T1 — 中心 1 至 BIG-IP-A：
-
GRE 外部 IP（用於隧道端點）：
- IPv4 SRC：
xXC_C1_OUTER_V4x/24 - IPv4 DST：
xBIGIP_A_OUTER_V4x/24 - IPv6 SRC：
xXC_C1_OUTER_V6x/64 - IPv6 DST：
xBIGIP_A_OUTER_V6x/64
- IPv4 SRC：
-
GRE 內部 IP（用於 BGP 工作階段）：
- IPv4：
xXC_C1_T1_INNER_V4x/30 - IPv6：
xXC_C1_T1_INNER_V6x/64
- IPv4：
隧道 C1-T2 — 中心 1 至 BIG-IP-B：
-
GRE 外部 IP（用於隧道端點）：
- IPv4 SRC：
xXC_C1_OUTER_V4x/24 - IPv4 DST：
xBIGIP_B_OUTER_V4x/24 - IPv6 SRC：
xXC_C1_OUTER_V6x/64 - IPv6 DST：
xBIGIP_B_OUTER_V6x/64
- IPv4 SRC：
-
GRE 內部 IP（用於 BGP 工作階段）：
- IPv4：
xXC_C1_T2_INNER_V4x/30 - IPv6：
xXC_C1_T2_INNER_V6x/64
- IPv4：
隧道 C2-T1 — 中心 2 至 BIG-IP-A：
-
GRE 外部 IP（用於隧道端點）：
- IPv4 SRC：
xXC_C2_OUTER_V4x/24 - IPv4 DST：
xBIGIP_A_OUTER_V4x/24 - IPv6 SRC：
xXC_C2_OUTER_V6x/64 - IPv6 DST：
xBIGIP_A_OUTER_V6x/64
- IPv4 SRC：
-
GRE 內部 IP（用於 BGP 工作階段）：
- IPv4：
xXC_C2_T1_INNER_V4x/30 - IPv6：
xXC_C2_T1_INNER_V6x/64
- IPv4：
隧道 C2-T2 — 中心 2 至 BIG-IP-B：
-
GRE 外部 IP（用於隧道端點）：
- IPv4 SRC：
xXC_C2_OUTER_V4x/24 - IPv4 DST：
xBIGIP_B_OUTER_V4x/24 - IPv6 SRC：
xXC_C2_OUTER_V6x/64 - IPv6 DST：
xBIGIP_B_OUTER_V6x/64
- IPv4 SRC：
-
GRE 內部 IP（用於 BGP 工作階段）：
- IPv4：
xXC_C2_T2_INNER_V4x/30 - IPv6：
xXC_C2_T2_INNER_V6x/64
- IPv4：
BIG-IP
Section titled “BIG-IP”BIG-IP-A（外部 IP xBIGIP_A_OUTER_V4x / xBIGIP_A_OUTER_V6x）：
-
GRE 外部 IP：
- IPv4 SRC：
xBIGIP_A_OUTER_V4x/24 - IPv4 DST（中心 1）：
xXC_C1_OUTER_V4x/24 - IPv4 DST（中心 2）：
xXC_C2_OUTER_V4x/24 - IPv6 SRC：
xBIGIP_A_OUTER_V6x/64 - IPv6 DST（中心 1）：
xXC_C1_OUTER_V6x/64 - IPv6 DST（中心 2）：
xXC_C2_OUTER_V6x/64
- IPv4 SRC：
-
GRE 內部 IP — 隧道 C1-T1：
- IPv4：
xBIGIP_C1_T1_INNER_V4x/30 - IPv6：
xBIGIP_C1_T1_INNER_V6x/64
- IPv4：
-
GRE 內部 IP — 隧道 C2-T1：
- IPv4：
xBIGIP_C2_T1_INNER_V4x/30 - IPv6：
xBIGIP_C2_T1_INNER_V6x/64
- IPv4：
BIG-IP-B（外部 IP xBIGIP_B_OUTER_V4x / xBIGIP_B_OUTER_V6x）：
-
GRE 外部 IP：
- IPv4 SRC：
xBIGIP_B_OUTER_V4x/24 - IPv4 DST（中心 1）：
xXC_C1_OUTER_V4x/24 - IPv4 DST（中心 2）：
xXC_C2_OUTER_V4x/24 - IPv6 SRC：
xBIGIP_B_OUTER_V6x/64 - IPv6 DST（中心 1）：
xXC_C1_OUTER_V6x/64 - IPv6 DST（中心 2）：
xXC_C2_OUTER_V6x/64
- IPv4 SRC：
-
GRE 內部 IP — 隧道 C1-T2：
- IPv4：
xBIGIP_C1_T2_INNER_V4x/30 - IPv6：
xBIGIP_C1_T2_INNER_V6x/64
- IPv4：
-
GRE 內部 IP — 隧道 C2-T2：
- IPv4：
xBIGIP_C2_T2_INNER_V4x/30 - IPv6：
xBIGIP_C2_T2_INNER_V6x/64
- IPv4：
-
受保護的前綴（向雲端公告）：
- IPv4：
xPROTECTED_NET_V4xxPROTECTED_CIDR_V4x - IPv6：
xPROTECTED_PREFIX_V6x
- IPv4：
flowchart LR
subgraph XC["F5 Distributed Cloud"]
C1["xCENTER_1x<br/>xXC_C1_OUTER_V4x<br/>xXC_C1_OUTER_V6x"]
C2["xCENTER_2x<br/>xXC_C2_OUTER_V4x<br/>xXC_C2_OUTER_V6x"]
end
subgraph DC["xDC_NAMEx Data Center"]
subgraph BIGIPA["BIG-IP-A<br/>xBIGIP_A_OUTER_V4x<br/>xBIGIP_A_OUTER_V6x"]
T1_INNER["C1-T1 Inner<br/>xBIGIP_C1_T1_INNER_V4x<br/>xBIGIP_C1_T1_INNER_V6x"]
T2_INNER["C2-T1 Inner<br/>xBIGIP_C2_T1_INNER_V4x<br/>xBIGIP_C2_T1_INNER_V6x"]
end
subgraph BIGIPB["BIG-IP-B<br/>xBIGIP_B_OUTER_V4x<br/>xBIGIP_B_OUTER_V6x"]
T3_INNER["C1-T2 Inner<br/>xBIGIP_C1_T2_INNER_V4x<br/>xBIGIP_C1_T2_INNER_V6x"]
T4_INNER["C2-T2 Inner<br/>xBIGIP_C2_T2_INNER_V4x<br/>xBIGIP_C2_T2_INNER_V6x"]
end
end
C1 == "GRE C1-T1" ==> T1_INNER
C2 == "GRE C2-T1" ==> T2_INNER
C1 == "GRE C1-T2" ==> T3_INNER
C2 == "GRE C2-T2" ==> T4_INNER
C1 -. "BGP tcp/179<br/>xXC_C1_T1_INNER_V4x → xBIGIP_C1_T1_INNER_V4x" .-> T1_INNER
C2 -. "BGP tcp/179<br/>xXC_C2_T1_INNER_V4x → xBIGIP_C2_T1_INNER_V4x" .-> T2_INNER
C1 -. "BGP tcp/179<br/>xXC_C1_T2_INNER_V4x → xBIGIP_C1_T2_INNER_V4x" .-> T3_INNER
C2 -. "BGP tcp/179<br/>xXC_C2_T2_INNER_V4x → xBIGIP_C2_T2_INNER_V4x" .-> T4_INNER